Orbit63 schreef op 10 mei 2018 09:53:
[...]Beste dijkbewaker, hieronder het stuk vertaald.
Het eerste stuk wat aangeeft waar het hier omgaat!
met vriendelijke groet!
De discussie over chiplets groeit, omdat de kosten voor het ontwikkelen van chips op 10 / 7nm en meer ver voorbij gaat aan de mogelijkheden van veel chipmakers.
Schattingen voor het ontwikkelen van 5nm chips (het equivalent van 3nm voor TSMC en Samsung) zijn goed voor de honderden miljoenen dollars alleen al voor de NRE-kosten. De kosten van maskers liggen zelfs bij EUV in de dubbele cijfers van miljoenen dollars. En dat veronderstelt dat IP beschikbaar zal zijn voor de meest geavanceerde knooppunten, wat niet zeker is, omdat een aantal IP-leveranciers discussiëren over welke knooppunten te ondersteunen en van welke gieterijen.
...
Dit is waar chiplets er veel interessanter uitzien. Als IP kan worden verhard bij het knooppunt dat het meest logisch is - wat in het geval van analoog 250nm of 40nm kan zijn, afhankelijk van het IP - kunnen IP-blokken of -subsystemen volledig worden gekarakteriseerd tot het punt waarop ze kunnen worden gebruikt in meerdere ontwerpen, bijna zoals standaardcomponenten. Dat is een veel aantrekkelijker bedrijfsmodel voor IP-leveranciers, omdat ze IP eenmaal kunnen ontwikkelen en het jarenlang verkopen aan meer klanten in meer marktsegmenten, en het het speelveld voor chipmakers over de hele wereld verbetert.